mesa api指令流 与 着色器IR

Mesa 中API 指令流是上层图形 APIOpenGL/Vulkan到 GPU 硬件的控制与数据调度序列着色器 IR是着色器源码到 GPU 机器码的编译中间层二者共同构成 Mesa 渲染的核心链路。核心概念区分1. API 指令流Command Stream定义Mesa 将gl*/vk*API 调用翻译为 GPU 可解析的控制指令序列如 AMD PM4、Intel MI、ARM CP负责配置 GPU 状态、绑定资源、启动 Draw/Dispatch、同步执行。本质GPU 的 “控制流”不参与计算仅调度着色器与数据执行。载体Command BufferVulkan、Galliumpipe_context命令队列OpenGL最终通过 DRMdrmIoctl(DRM_IOCTL_SUBMIT)提交内核与硬件。2. 着色器 IRShader Intermediate Representation定义着色器源码GLSL/SPIR-V与 GPU 硬件指令之间的编译中间表示用于跨硬件优化、解耦前端与后端。Mesa 实现历史TGSIGallium IR向量优先、非 SSA、优化弱已淘汰现代核心NIRNew IRSSA 形式、全局优化、跨 API / 跨硬件统一全驱动原生支持本质GPU 的 “计算流”描述着色器计算逻辑经编译生成硬件指令。Mesa 全链路API 指令流 着色器 IR1. 分层架构自上而下应用层 → API前端 → 核心中间层IR命令流 → 硬件后端 → GPU执行API 前端实现gl*/vk*接收应用调用生成API 级命令与着色器源码 / SPIR-V。核心中间层着色器编译GLSL/SPIR-V →NIR优化→ 硬件指令命令流构建将 API 状态与 Draw/Dispatch 转为GPU 命令流硬件后端生成硬件指令、填充命令流、提交 DRM 执行。2. OpenGLGallium路径传统应用 → glDrawArrays/glDrawElements → State Tracker → 1. 着色器GLSL → AST → HIR → **NIR** → 优化 → 硬件指令GCN/EU/... → 2. 状态顶点/纹理/混合/着色器入口 → 构建**Gallium命令流** → 硬件后端 → PM4/MI命令包 → DRM提交 → GPU解析命令 → 执行着色器指令State Tracker 将 OpenGL 状态机转为 Gallium 抽象生成 NIR 与命令流。3. Vulkan 路径高性能直接路径应用 → vkCmdDraw → Vulkan ICDANV/RADV → 1. 着色器SPIR-V → **spirv_to_nir** → NIR → 优化 → 硬件指令 → 2. 命令流直接构建硬件原生命令流PM4/MI无Gallium抽象 → DRM提交 → GPU执行Vulkan 直接对接硬件后端共享 NIR 编译器命令流更轻量化。着色器 IRNIRMesa 现代核心1. NIR 核心设计SSA静态单赋值每个值仅定义一次支持全局数据流分析与激进优化。控制流基于nir_block的 CFG控制流图支持分支 / 循环 / 跳转。指令体系ALU算术逻辑、纹理采样、访存、控制流指令向量 / 标量兼容。优化能力死码消除、常量传播、循环展开、向量化 / 标量化、寄存器分配。2. NIR 编译流程示例GLSL顶点着色器 → 解析AST → lowering到HIR → 转为NIR → NIR优化 passes → 硬件后端radeonsi/iris→ GPU机器码 SPIR-V → spirv_to_nir → NIR → 同上关键函数glsl_to_nir、spirv_to_nir、nir_optimize、nir_lower_*。3. NIR 伪代码示例简单片段着色器// 输入vec4 color // 输出gl_FragColor color * 0.5 %0 load_input 0 // 读取输入color (vec4) %1 fconst 0.5 // 常量0.5 %2 fmul %0, %1 // 向量乘法 store_output 0, %2 // 写入输出 returnAPI 指令流从 API 到 GPU 命令1. 命令流核心内容状态配置设置着色器入口、纹理 / 缓冲区基地址、顶点格式、混合模式、视口。资源绑定绑定顶点缓冲区、纹理、UBO、SSBO 到 GPU 寄存器 / 描述符表。绘制调度DRAW/DRAW_INDEXED/DISPATCH命令启动着色器执行。同步与内存WAIT/SIGNAL、缓存刷新、内存屏障。2. 命令流示例AMD PM4 伪代码SET_SH_REG VS_ENTRY, 0x12345678 // 设置顶点着色器入口 SET_CONTEXT_REG CBV0_BASE, 0x87654321 // 设置常量缓冲区基址 BIND_TEX 0, TEX_HANDLE_ABC // 绑定纹理 DRAW_INDEXED 65535, 1, 0, 0 // 绘制命令 WAIT_MEMORY MEM_RDWR // 内存同步3. 命令流与 IR 的协作驱动编译着色器为NIR→ 生成GPU 指令并写入显存。驱动构建命令流在命令中指定着色器入口地址、资源地址。提交命令流 → GPU 命令处理器解析 → 按命令配置硬件 → 启动着色器执行指令。virtio-gpu 指令流virtio-gpu 指令流是Guest 侧 Mesa VirGL 驱动生成、经 VirtIO 协议发往 Host、由 virglrenderer 解析执行的 3D 渲染控制序列是半虚拟化 GPU 的核心控制通道。整体架构与分层virtio-gpu 指令流分为外层 VirtIO 封装与内层 VirGL 3D 命令流两层Guest App → OpenGL/Vulkan → Mesa VirGL → 生成 VirGL 命令流 → 封装为 VIRTIO_GPU_CMD_SUBMIT_3D → VirtQueue (controlq) → QEMU → virglrenderer → Host OpenGL → 物理 GPU外层VirtIO 标准控制命令virtio_gpu_ctrl_hdr负责传输、上下文、同步与资源管理。内层VirGL 命令流VIRGL_CCMD_*是序列化的 OpenGL 状态与绘制指令由 Mesa 生成、Host 解析执行。外层VirtIO-GPU 控制命令头部所有命令以virtio_gpu_ctrl_hdr开头小端struct virtio_gpu_ctrl_hdr { __le32 type; // 命令类型VIRTIO_GPU_CMD_* / VIRTIO_GPU_RESP_* __le32 flags; // VIRTIO_GPU_FLAG_FENCE 等 __le64 fence_id; // 同步 fence __le32 ctx_id; // VirGL 上下文 ID3D 专用 u8 ring_idx; // 上下文 ring 索引VIRTIO_GPU_F_CONTEXT_INIT u8 padding[3]; };核心 3D 控制命令VIRTIO_GPU_CMD_CTX_CREATE创建 VirGL 上下文非 OpenGL 上下文最多 16 个。VIRTIO_GPU_CMD_RESOURCE_CREATE_3D创建 3D 纹理 / 缓冲区资源指定 target、format、bind、尺寸等。VIRTIO_GPU_CMD_CTX_ATTACH_RESOURCE将资源绑定到上下文。VIRTIO_GPU_CMD_RESOURCE_ATTACH_BACKING为资源绑定 Guest 物理页共享内存。VIRTIO_GPU_CMD_SUBMIT_3D提交 3D 命令流核心入口payload 为一串 VirGL 3D 命令。内层VirGL 3D 命令流核心VIRTIO_GPU_CMD_SUBMIT_3D的 payload 是连续的 VirGL 命令包序列每个包格式为[32位: 载荷长度(MSB) | 命令码(LSB)] → [载荷数据]长度载荷字节数不含头部 8 字节命令码VIRGL_CCMD_*如VIRGL_CCMD_DRAW_VBO1. 命令分类核心1上下文与对象管理VIRGL_CCMD_CREATE_SUB_CTX创建子上下文对应 OpenGL 上下文VIRGL_CCMD_SET_SUB_CTX激活子上下文VIRGL_CCMD_CREATE_OBJECT创建状态对象混合、光栅化、深度、着色器等VIRGL_CCMD_BIND_OBJECT绑定状态对象到管线VIRGL_CCMD_BIND_SHADER绑定顶点 / 片段着色器TGSI 格式2状态设置VIRGL_CCMD_SET_VIEWPORT_STATE视口scale/translateVIRGL_CCMD_SET_SCISSOR_STATE裁剪区VIRGL_CCMD_SET_FRAMEBUFFER_STATE帧缓冲颜色 / 深度表面VIRGL_CCMD_SET_VERTEX_BUFFERS顶点缓冲区绑定VIRGL_CCMD_SET_INDEX_BUFFER索引缓冲区绑定VIRGL_CCMD_SET_CONSTANT_BUFFER常量缓冲区Uniform3绘制与计算VIRGL_CCMD_CLEAR清屏颜色 / 深度 / 模板VIRGL_CCMD_DRAW_VBO顶点绘制对应glDrawArrays/glDrawElements// 参数start, count, mode, indexed, instance_count, index_bias...VIRGL_CCMD_BLIT纹理 / 表面拷贝4资源与数据VIRGL_CCMD_RESOURCE_INLINE_WRITE资源内联写入小数据VIRGL_CCMD_RESOURCE_COPY_REGION资源区域拷贝2. 着色器在命令流中的形式着色器以TGSIGallium IR序列存储在VIRGL_CCMD_CREATE_OBJECTVIRGL_OBJECT_SHADER的 payload 中。示例创建顶点着色器VIRGL_CCMD_CREATE_OBJECT (optVIRGL_OBJECT_SHADER) 参数[handle, type0(顶点), token数, 偏移, so输出数, TGSI指令序列]与 Mesa IRNIR/TGSI的关系命令流控制 GPU 状态、资源、绘制调度控制流。着色器 IRTGSI/NIR描述着色器计算逻辑计算流以 TGSI 嵌入 VirGL 命令流中。Mesa 编译链路GLSL → NIR → TGSI → 写入VIRGL_CCMD_CREATE_OBJECT→ 随命令流提交。总结API 指令流Mesa 的控制中枢将上层 API 转为 GPU 控制序列调度资源与执行。着色器 IRNIRMesa 的计算中枢统一编译 GLSL/SPIR-V跨硬件优化生成 GPU 指令。二者协同NIR 负责 “算什么”命令流负责 “怎么调度执行”共同完成从 API 到像素的渲染全链路。